ENTENDER ANTES DE TOCAR

Un SSD NVMe en formato M.2

La pregunta: ¿Por qué dos SSD del mismo tamaño y precio rinden tan distinto en escrituras largas?

Para técnico de sistemas que compra discos para servidores y no ha abierto ninguno · despiece de tipo fisico · 8 piezas en 2 niveles

Nivel 0 · el todo

Un SSD es una placa con cinco piezas, y solo dos deciden su velocidad

Frontera: Desde el conector M.2 hasta la etiqueta: lo que viaja en la placa. Queda fuera el bus PCIe de la placa base y el sistema operativo.
Queda fuera: el slot M.2 y el bus PCIe; el driver NVMe del sistema operativo
Nivel 1 · las piezas

Cinco piezas en una placa, y la controladora en medio de todo

Cinco piezas en una placa, y la controladora en medio de todo Vista explotada · de abajo arriba, el orden de montaje + 1 2 3 4 5 Placa (PCB) Sostiene y conecta todo; su tamaño (2280 = 22 × 80 mm) fija cuántos chips caben Conector M.2 llave M Entrega alimentación y hasta 4 carriles PCIe; la llave impide pinchar un disco SATA Controladora El cerebro: traduce comandos NVMe a operaciones sobre la NAND y reparte el desgaste Caché DRAM · ▲ supuesto Guarda la tabla que dice en qué chip está cada bloque; sin ella, el disco la busca en la propia NAND y se frena Chips NAND · ×4 · contiene 3 piezas → figura aparte Donde viven los datos; más chips en paralelo, más velocidad sostenida Acme Research · Documentación técnica interna ENTENDER ANTES DE TOCAR
Cinco piezas en una placa, y la controladora en medio de todo
  1. Placa (PCB)Sostiene y conecta todo; su tamaño (2280 = 22 × 80 mm) fija cuántos chips caben
    Fuente: PCI-SIG M.2 Specification: tamaños 2230/2242/2280 y llaves M/B
  2. Conector M.2 llave MEntrega alimentación y hasta 4 carriles PCIe; la llave impide pinchar un disco SATA
    Fuente: PCI-SIG M.2 Specification: tamaños 2230/2242/2280 y llaves M/B
  3. ControladoraEl cerebro: traduce comandos NVMe a operaciones sobre la NAND y reparte el desgaste
    Fuente: NVM Express Base Specification 2.0 (nvmexpress.org)
  4. Caché DRAMGuarda la tabla que dice en qué chip está cada bloque; sin ella, el disco la busca en la propia NAND y se frena
    ▲ supuesto, sin fuente
  5. Chips NAND ×4Donde viven los datos; más chips en paralelo, más velocidad sostenida
    Fuente: NVM Express Base Specification 2.0 (nvmexpress.org)
Nivel 2 · zoom

Dentro de la NAND: la caché SLC es lo que se agota en una copia larga

Dentro de la NAND: la caché SLC es lo que se agota en una copia larga Vista explotada · las partes de Chips NAND 1 2 3 Celdas (TLC o QLC) · ▲ supuesto Cada celda guarda 3 o 4 bits; cuantos más bits, más barato y más lento al escribir Caché SLC · ▲ supuesto Parte de la NAND trabaja a 1 bit por celda para absorber ráfagas; al llenarse, la velocidad cae Bloques y páginas Se escribe por páginas y se borra por bloques: por eso borrar cuesta y hace falta TRIM Acme Research · Documentación técnica interna ENTENDER ANTES DE TOCAR
Dentro de la NAND: la caché SLC es lo que se agota en una copia larga
  1. Celdas (TLC o QLC)Cada celda guarda 3 o 4 bits; cuantos más bits, más barato y más lento al escribir
    ▲ supuesto, sin fuente
  2. Caché SLCParte de la NAND trabaja a 1 bit por celda para absorber ráfagas; al llenarse, la velocidad cae
    ▲ supuesto, sin fuente
  3. Bloques y páginasSe escribe por páginas y se borra por bloques: por eso borrar cuesta y hace falta TRIM
    Fuente: NVM Express Base Specification 2.0 (nvmexpress.org)

Lo que suele malentenderse

En tres frases

Un SSD es una placa con una controladora que reparte los datos entre varios chips de memoria.

Va rápido mientras escribe en paralelo en muchos chips y tiene a mano la tabla de dónde está cada cosa.

Cuando la caché rápida se llena o no hay DRAM, el disco baja a la velocidad real de sus celdas.

Ponete a prueba

Dos SSD de 1 TB: uno con 4 chips NAND y DRAM, otro con 2 chips y sin DRAM. Copiás 200 GB seguidos. ¿Cuál se frena antes y por qué?

Ver la respuesta

El de 2 chips sin DRAM: tiene la mitad de canales en paralelo y, al agotarse su caché SLC, cada escritura además busca la tabla de mapeo en la propia NAND.

Fuentes